关于BIOS无时钟引脚的控制问题之我见

会员3847

这个问题是在笔记本板块提出来的，但我仍然将它放到板卡区当作BIOS问题来讨论。

http://www.chinafix.com.cn/bbs/v ... p;highlight=w49f002
http://www.chinafix.com.cn/bbs/v ... p;highlight=w49f002
上面的两个帖子里提出了无时钟引脚的BIOS工作问题，尽管有些回帖，但答复不够满意。
现在就读模式（最常用的模式）来看看这个问题应该怎样解决。先翻译一段这个BIOS芯片资料里的内容：

读模式
W49F002U的读操作是由CE和OE控制的，为使主机从输出得到数据两者必须都为低电平。CE用于器件选择，当CE为高时该芯片不被选取并且只消耗待机电源。 OE是输出控制，打开输出引脚的数据通路。当CE或OE为高电平时数据总线呈高阻态。更详细请看时序波形。

下面发表我的看法：
那么我们就来看看时序的波形。 我们从下面的波形图中可以看到：在CE和OE为低电平的时间内，送出了2个字节（共16位）数据，而这个时候主机的总线处于低阻态，并接收输出的数据这样就完成了一个字的读操作。

对于写操作可以用同样的方法来分析。根据资料指出，编程电压Vpp是由内部电路产生的。

因此，我认为实际上CE同时也起到了时钟的作用。我的说法如有不妥，请跟帖指出，谢谢。

芯片资料从下面的链接直接获得。
http://www.datasheetcatalog.org/datasheets2/31/311181_1.pdf

登录/注册后看高清大图

会员40712

好贴，我虽然看得不是太明白，但是心中还是知道一点。

会员5911

CE同时也起到了时钟的作用 我觉的有道理  就像现在很多AMD主板南北桥是集中在一起的  电子技术的发展很快我们应该用发展的眼光来理解问题 我也是意会 张老是真正理解了

会员3847

我认为过程是这样：
由主机给低电平CE，然后给低电平OE和地址信号，然后等待接收数据。一旦有输出就接收。
因为只要有一个为高就是高阻态，也就是脱离总线。结束的时候CE给高电平BIOS就自动脱离了。
如果还需要数据就再反复上面的过程。

这样我们有了如何开始，如何工作，和如何结束 的全过程，而且也没有用到时钟。